

# ***SISTEMAS DIGITALES***

## **EXAMEN DE LA PRÁCTICA 3<sup>a</sup> MAYO 2017**

### **CRITERIO DE CALIFICACIÓN**

Pregunta con respuesta correcta:	+1 Punto
Pregunta con respuesta incorrecta:	−0,5 Puntos
Pregunta con más de una respuesta:	−0,5 Puntos
Pregunta sin respuesta:	0 Puntos

### **Clave examen: C**

**1. A la hora de realizar la arquitectura del ascensor completo, ¿qué señal o señales deberemos declarar dentro de dicha arquitectura?**

- a) No es necesario declarar ninguna señal dentro de la arquitectura del ascensor completo.
- b) Una señal del tipo `std_logic_vector` con 2 elementos para conectar la salida del bloque *codifica\_boton* con la entrada *codigo\_piso* del bloque *FSM\_ascensor*.
- c) Únicamente la señal de reloj.

**2. La salida *piso\_donde\_esta* del *ascensor\_completo* contiene en cada momento:**

- a) Un código asociado a los distintos valores de *e\_actual*.
- b) Un código asociado a los distintos valores de *e\_futuro*.
- c) Una copia de la entrada *codigo\_piso*, que recibe *FSM\_ascensor*.

**3. ¿En qué estado de *FSM\_ascensor* se activan de forma simultánea las salidas *sube* y *baja*?**

- a) Únicamente en el estado inicial.
- b) En cualquier estado siempre que *codigo\_piso* valga “00” o “11”.
- c) Nunca.

**4. ¿Cuántos componentes diferentes necesitamos instanciar para realizar la arquitectura (*arquitectura\_ascensor\_completo*) de *ascensor\_completo*?**

- a) Uno.
- b) Dos.
- c) Tres.

5. ¿Qué tipo de descripción nos piden que realicemos para la máquina de estados finitos del ascensor (*FSM\_arquitectura*)?

- a) Comportamiento.
- b) Flujo.
- c) Estructural.

6. ¿Cuál es el comportamiento de la máquina de estados finitos del ascensor si se pulsan dos botones de selección de piso simultáneamente?

- a) En caso de duda, se debe ir siempre a *Piso\_0*.
- b) Permanecer en el piso en que ya estuviera el ascensor.
- c) Activar la salida de error de la máquina de estados finitos.

7. El siguiente proceso asociado a la máquina de estados finitos del ascensor indica que la señal de *reset* es:

- a) Asíncrona y activa a nivel alto.
- b) Síncrona y activa a nivel alto.
- c) Síncrona y activa a nivel bajo.

```
PROCESS(reset, clk)
BEGIN
  IF reset='1' THEN
    e_actual<= PISO_0;
  ELSIF falling_edge(clk) THEN
    e_actual<= e_futuro;
  END IF;
END PROCESS;
```

8. ¿Qué recurso de VHDL nos piden emplear necesariamente en la codificación de la arquitectura asociada a la entidad *FSM\_ascensor*?

- a) CASE.
- b) COMPONENT.
- c) GENERATE.

9. ¿Qué tipo de descripción nos piden que realicemos para la arquitectura del ascensor completo?

- a) Comportamiento.
- b) Flujo.
- c) Estructural.

10. Una simulación de la entidad *ascensor\_completo\_test* arroja como resultado que durante un periodo completo de reloj, las señales *sube* y *baja* toman el valor '0'. Esto sucede porque:

- a) La implementación de *FSM\_arquitectura* es incorrecta.
- b) La entrada *codigo\_piso* indica que el ascensor debe dirigirse a un piso donde ya está situado.
- c) La entrada *codigo\_piso* indica que el ascensor debe dirigirse al *Piso\_0*.